เจาะประเด็น
Semiconductors
ASML กับ TSMC อยากได้ "หน้ากาก" ที่ใหญ่ขึ้น เพื่อผลิตชิปที่เล็กลง? ฟังดูขัดหูแต่คืออนาคต
เมื่อการย่อขนาดชิปถึงทางตันทางเทคนิค คำตอบอาจไม่ใช่การทำให้ทุกอย่างเล็กลง แต่กลับต้องทำให้ "แม่แบบ" ใหญ่ขึ้นแทน
ทีมข่าว เอไอไทย.com
⏱ อ่าน 4 นาที
ถ้าคุณคิดว่า "ทำชิปให้เล็กลง" แปลว่าทุกอย่างต้องหดเล็กลงไปหมด ขอให้อ่านอันนี้ก่อน — บางครั้งการก้าวไปข้างหน้า ต้องถอยหลังมาทำ "แม่แบบ" ให้ใหญ่ขึ้นก่อน
เราคุ้นเคยกับตรรกะง่ายๆ ของวงการเซมิคอนดักเตอร์มาหลายทศวรรษ — ยิ่งทรานซิสเตอร์เล็กลง ชิปยิ่งแรงขึ้น ต้นทุนต่อหน่วยยิ่งถูกลง แต่ตอนนี้กำแพงมันเริ่มสูงขึ้นทุกที ทั้งเรื่องความซับซ้อนของกระบวนการผลิต ต้นทุนที่พุ่งทะยาน และขีดจำกัดทางฟิสิกส์ที่เริ่มบีบหัวเราจริงจัง แล้วไอเดียใหม่ที่ ASML ผู้ผูกขาดเครื่องพิมพ์ลายวงจร (Lithography) และ TSMC เจ้าพ่อโรงหล่อชิปอันดับหนึ่งของโลก กำลังผลักดันคืออะไร? พวกเขาอยากได้ "หน้ากาก" (Mask/ Reticle) ที่ใหญ่ขึ้น เพื่อที่จะผลิตชิปที่เล็กและซับซ้อนขึ้น
ฟังดูเป็นเรื่องเทคนิคไกลตัว แต่ขออธิบายให้เห็นภาพแบบง่ายๆ — "หน้ากาก" ในที่นี้คือแผ่นแม่แบบที่ใช้แสงฉายลงบนแผ่นเวเฟอร์ (Wafer) เพื่อวาดวงจรไฟฟ้าลงไป เหมือนกับสไลด์ที่เราฉายลงบนกำแพง ถ้าสไลด์ใหญ่ขึ้น เราก็วาดรายละเอียดได้เยอะขึ้นในทีเดียว แต่ปัญหาคือ ระบบเลนส์และกลไกการเคลื่อนที่ของเครื่องจักรทุกวันนี้ถูกออกแบบมาเพื่อหน้ากากขนาดมาตรฐาน 6x6 นิ้วมาตลอด การจะเปลี่ยนขนาดมันไม่ใช่แค่สั่งซื้อของใหม่ แต่คือการออกแบบเครื่องจักรทั้งยวงใหม่หมด
แล้วทำไมต้องทำเรื่องบ้าบอแบบนี้? คำตอบคือเรื่องของ "ต้นทุนต่อชิป" ล้วนๆ ฟังดูเหมือนขัดกับสัญชาตญาณ เพราะปกติวิศวกรพยายามย่อขนาดทุกอย่างให้เล็กลงเพื่อให้ได้ชิปที่เล็กลง แต่ในทางกลับกัน — ตัวชิปเองไม่ได้เล็กลงตามทรานซิสเตอร์เสมอไป ชิปเรือธงอย่าง GPU หรือ CPU สำหรับดาต้าเซ็นเตอร์มันตัวใหญ่ขึ้นทุกปี เพราะต้องใส่คอร์และแคชให้มากขึ้น
ถ้าหน้ากากยังเท่าเดิม แต่ชิปใหญ่ขึ้นเรื่อยๆ คุณจะได้ชิปต่อแผ่นเวเฟอร์น้อยลงเรื่อยๆ ต่อให้ทรานซิสเตอร์เล็กแค่ไหน ถ้าพื้นที่ชิปมันใหญ่จนเปลืองแผ่นเวเฟอร์ ต้นทุนต่อตัวก็จะสูงนรกแตก การมีหน้ากากที่ใหญ่ขึ้นหมายถึงการวาดชิปที่ใหญ่ขึ้นได้ในหนึ่งรอบการฉายแสง ลดจำนวนครั้งที่ต้องสเต็ปเปอร์ (Step) ไปมา ลดของเสียจากรอยต่อระหว่างการฉายแสงแต่ละครั้ง ซึ่งตอนนี้กลายเป็นปัญหาหลักในการผลิตชิปขนาดใหญ่ด้วยกระบวนการที่เล็กกว่า 3 นาโนเมตรลงไป
ไม่ใช่เรื่องแปลกที่ข่าวนี้จะมาพร้อมกับช่วงเปลี่ยนผ่านสำคัญของวงการ — ตอนนี้ทั้งโลกกำลังรอเทคโนโลยี High-NA EUV ซึ่งเป็นเครื่องพิมพ์ลายวงจรรุ่นใหม่ล่าสุดที่ ASML กำลังไล่ส่งมอบให้ TSMC และ Intel อยู่ เครื่องรุ่นใหม่นี้ให้ความละเอียดสูงขึ้น แต่ก็มีข้อจำกัดเรื่อง "พื้นที่การเขียน" ที่แคบลงไปอีก เพราะเลนส์ที่ซับซ้อนขึ้นทำให้ "สนามการฉายแสง" (Field Size) หดสั้นลงไปอีก
นี่คือจุดที่ทำให้การเปลี่ยนขนาดหน้ากากกลายเป็นเรื่องจำเป็นเร่งด่วน ไม่ใช่แค่เรื่องของการลดต้นทุนเพื่อกำไรที่มากขึ้น แต่เป็นเรื่องของการทำให้ชิปรุ่นต่อไป (อย่างชิป 2nm หรือ 1.4nm) มันผลิตได้จริงในเชิงเศรษฐกิจด้วยซ้ำ เพราะถ้าสนามแสงมันแคบลง แต่หน้ากากเท่าเดิม คุณจะต้องต่อภาพหลายๆ ครั้งต่อหนึ่งชิป ซึ่งความคลาดเคลื่อนเพียงเสี้ยวไมครอนคือการทิ้งชิปมูลค่าหลายหมื่นบาทลงถังขยะ
ผลกระทบมันไม่ได้จบแค่ในห้องคลีนรูมของ TSMC แต่หมายถึงซัพพลายเออร์วัสดุอย่าง Shin-Etsu หรือ AGC ที่ต้องผลิตแผ่นแก้วควอตซ์ใหญ่ขึ้นโดยที่ความเรียบและความบริสุทธิ์ยังต้องเท่าเดิมหรือดีกว่า — ซึ่งยากกว่าที่คิดเยอะ เพราะแก้วที่ใหญ่ขึ้นมีโอกาสบิดงอและมีตำหนิได้มากกว่า แถมระบบขนส่งภายในโรงงานก็ต้องปรับใหม่ทั้งหมด เพราะหน้ากากที่ใหญ่ขึ้นหนักขึ้น เครื่องจักรที่จับยึดด้วยระบบสุญญากาศก็ต้องออกแบบใหม่เพื่อไม่ให้มันหย่อนคล้อยระหว่างการพิมพ์
สำหรับคนที่มองหามุมมองเชิงธุรกิจ นี่คือเกมหมากฮอสครั้งสำคัญของ ASML — ถ้าพวกเขาทำให้มาตรฐานใหม่นี้สำเร็จ นั่นหมายความว่า Intel, TSMC และ Samsung ต้องทุ่มงบประมาณมหาศาลในการอัปเกรดโรงงานทั้งหมดเพื่อรองรับเครื่องจักรและหน้ากากขนาดใหม่ และใครที่เป็นเจ้าของเทคโนโลยีนี้ก่อน ย่อมได้เปรียบในการตั้งราคาและผูกขาดตลาดไปอีกหลายปี
แต่ความเป็นจริงในตอนนี้คือ มันยังเป็นเพียงแนวคิดที่ถูกพูดถึงในงานประชุมวิชาการและการประชุมลับๆ ระหว่างซัพพลายเออร์ ยังไม่มีใครยืนยันว่าจะเริ่มผลิตจริงเมื่อไหร่ เพราะการเปลี่ยนมาตรฐานครั้งใหญ่แบบนี้ต้องใช้เวลาหลายปี และต้องอาศัยความร่วมมือจากทั้งอุตสาหกรรม — ถ้า TSMC เปลี่ยนคนเดียวแต่ผู้ผลิตแก้วและเลนส์ตามไม่ทัน โปรเจกต์ก็จะสะดุดทันที
เรื่องต้นทุน
หน้ากากที่ใหญ่ขึ้นแปลว่าต้นทุนการผลิตแม่แบบต่อชิ้นแพงขึ้นมหาศาล แต่ถ้าคำนวณต่อจำนวนชิปที่ผลิตได้ต่อเวเฟอร์แล้ว ต้นทุนต่อตัวอาจถูกลง — ถ้าอัตราผลผลิต (Yield) ไม่ดิ่งเหว
เรื่องวิศวกรรมระบบ
การเปลี่ยนขนาดหน้ากากหมายถึงการออกแบบเลนส์และระบบสเต็ปเปอร์ใหม่ทั้งหมด ซึ่ง ASML กำลังผลักดันให้เป็นมาตรฐานถัดไปของเครื่อง High-NA EUV รุ่นที่ 2 (Hyper-NA) ที่คาดว่าจะมาถึงในอีก 5-10 ปีข้างหน้า
เรื่องการแข่งขัน
บริษัทที่ปรับตัวเข้ากับมาตรฐานใหม่ได้เร็วที่สุด จะได้เปรียบในการผลิตชิปสำหรับงาน AI และ HPC ที่ต้องใช้พื้นที่ชิปมหาศาล เช่น ชิปของ NVIDIA หรือ TPU ของ Google
ผมมองว่าอันนี้คือการยอมรับความจริงของวงการว่า "การย่อขนาด" กำลังเข้าสู่ยุคอวสานของมิติเดียว เราอาจไม่ได้เห็นการลดขนาดทรานซิสเตอร์แบบก้าวกระโดดอีกแล้ว แต่จะเห็นการเพิ่มประสิทธิภาพด้วยการแพ็กเกจที่ชาญฉลาดขึ้น และการเพิ่มขนาดแม่แบบเพื่อรองรับชิปที่ใหญ่ขึ้นเรื่อยๆ — มันคือการเปลี่ยนจากการวิ่งให้เร็วกว่าเดิม มาสู่การวิ่งโดยใส่รองเท้าที่ใหญ่ขึ้นแทน
การผลักดันครั้งนี้คือการเดิมพันครั้งใหญ่ของ ASML ที่จะทำให้ High-NA EUV ไม่ใช่แค่เครื่องจักรแพงๆ ที่ผลิตชิปได้ยากขึ้น แต่เป็นเครื่องจักรที่ "จำเป็น" สำหรับการผลิตชิปยุคหน้า ถ้าใครยังมองว่าเรื่องนี้ไกลตัว ขอบอกว่า — ชิปเครื่องเล่นเกมหรือสมาร์ตโฟนของคุณในอีก 7 ปีข้างหน้า อาจเกิดมาจากหน้ากากที่ใหญ่ขึ้นนี้ และถ้า ASML ทำสำเร็จ วงการนี้จะไม่มีคำว่า "พอ" สำหรับขนาดอีกต่อไป
ที่มา: Reddit r/hardware — อ่านต้นฉบับ
ความคิดเห็น 5
กำลังโหลดความคิดเห็น...