เจาะประเด็น
AI / Chips
อนาล็อก AI ชิปกำลังมาแรง แต่ด่านแปลงสัญญาณกำลังกลืนพลังงานจนน่าเศร้า
ฟิสิกส์ทำให้การคูณฟรี แต่ ADC ตัวร้ายกลับกินทรัพยากรเกินกว่าครึ่ง — ความจริงที่สื่อส่วนใหญ่ไม่พูดถึง
ทีมข่าว เอไอไทย.com
⏱ อ่าน 4 นาที
เรื่องนี้มันมีอะไรซ่อนอยู่เยอะกว่าที่เห็น วงการชิปกำลังคลั่งไคล้แนวคิด analog in-memory computing อีกครั้ง — EnCharge จับมือ TSMC, Mythic ระดมทุนไป $125 ล้าน, IBM เปิดตัวชิป HERMES — และข้อเสนอของมันก็ฟังดูเข้าท่าจนน่าหลงใหล: ทิ้งสถาปัตยกรรมแบบ von Neumann ที่ข้อมูลต้องวิ่งไปวิ่งมาระหว่างหน่วยความจำกับหน่วยประมวลผล แล้วหันมาเก็บน้ำหนัก (weights) ในรูปของค่าความนำไฟฟ้า (conductance) ปล่อยให้กฎฟิสิกส์คำนวณการคูณสะสม (MAC) ให้ฟรีๆ แทน
ฟังดูเหมือนฝัน แต่ความจริงมันไม่ได้สวยอย่างที่โปรโมต ใครก็ตามที่อ่านแค่ข่าวประชาสัมพันธ์จะไม่มีทางรู้ว่าเส้นแบ่งระหว่างโลกอนาล็อกกับดิจิทัลยังคงอยู่ตรงนั้น และมันคือจุดที่ทำให้เรื่องทั้งหมดพัง
พูดง่ายๆ คือ แรงดันไฟฟ้าเข้าผ่าน crossbar array แล้วกระแสไฟฟ้าออกมา แต่มันเป็นสัญญาณอนาล็อกที่ต้องแปลงกลับเป็นดิจิทัลเพื่อให้ระบบที่เหลืออ่านได้ และตัวแปลงสัญญาณพวกนี้ (ADC — Analog-to-Digital Converter) ไม่ใช่ของถูกทั้งในแง่พลังงานและพื้นที่บนชิป ในทางปฏิบัติแล้ว งบประมาณส่วนสำคัญของชิปไม่ได้ไปอยู่ที่ crossbar array ที่ทำการคูณเลยแม้แต่น้อย แต่มันถูกกลืนไปกับด่านแปลงสัญญาณนี่แหละ
ลองคิดตามให้เห็นภาพ: การคูณในโลกอนาล็อกมันฟรีจริง เพราะมันคือกฎของโอห์มกับเคอร์ชอฟฟ์ที่ทำงานเองตามธรรมชาติ แต่พอถึงเวลาต้องอ่านผลลัพธ์ออกมาเป็นเลข 0 กับ 1 เพื่อส่งต่อไปยังเลเยอร์ถัดไปหรือไปยังหน่วยประมวลผลกลาง ปัญหามันเริ่มต้นตรงนั้น ADC ที่ต้องแปลงสัญญาณความละเอียดสูง (เช่น 4-bit ขึ้นไป) กินพื้นที่และพลังงานมหาศาลจนแทบไม่เหลือข้อได้เปรียบจากความเร็วและประสิทธิภาพที่อนาล็อกสัญญาไว้
ยังไม่หมด แถมยังมีปัญหาเรื่อง drift ซึ่งหนักกว่าเดิมอีก อีกหนึ่งปัญหาที่แทบไม่มีใครพูดถึง: น้ำหนักในระบบอนาล็อกคือคุณสมบัติของวัสดุ ไม่ใช่ค่าที่ถูกเขียนลงไปในทรานซิสเตอร์แบบดิจิทัล เซลล์หน่วยความจำแบบ PCM หรือ RRAM จะอ่านค่าได้ไม่เท่าเดิมหลังจากเขียนไปแล้วหนึ่งสัปดาห์ เพราะวัสดุมันค่อยๆ เปลี่ยนสถานะตามเวลา ฟังดูเป็นเรื่องเล็ก แต่ในทางปฏิบัติหมายความว่าคุณต้อง calibrate หรือเขียนโปรแกรมใหม่เป็นระยะๆ ตลอดอายุการใช้งาน — ภาระค่าใช้จ่ายแฝงที่หน่วยความจำดิจิทัลทั่วไปไม่ต้องจ่าย
ผมว่าจุดที่คนส่วนใหญ่พลาดคือการคิดว่า "การคูณฟรี = ประหยัดทั้งหมด" แต่ความจริงคือระบบทั้งหมดต้องทำงานร่วมกัน และจุดคอขวดมันย้ายไปอยู่ที่อื่นแทน ไม่ได้หายไปไหน ผู้เขียนบทความต้นฉบับเผยผลจำลองด้วย numpy ให้เห็นว่าเมื่อรวมสัญญาณรบกวนจากการเขียน (programming noise) สัญญาณรบกวนจากการอ่าน (read noise) และ ADC แบบ 4-bit เข้าด้วยกันแล้ว ค่าคลาดเคลื่อนสัมพัทธ์พุ่งเกิน 8% ต่อเลเยอร์เดียว ก่อนที่จะนับการทบต้นในเลเยอร์ถัดๆ ไปอีก
8% ต่อเลเยอร์ฟังดูอาจไม่น่ากลัว แต่ในโครงข่ายประสาทเทียมจริงๆ ที่มีหลายสิบเลเยอร์ ข้อผิดพลาดมันจะทบต้นกันแบบทวีคูณ แล้วผลลัพธ์สุดท้ายที่ออกมาจะเพี้ยนจนใช้การไม่ได้ นี่ไม่ใช่เรื่องที่แก้ด้วยการปรับแต่งเล็กน้อย แต่เป็นข้อจำกัดเชิงโครงสร้างที่ยากจะเลี่ยง
แน่นอนว่ายักษ์ใหญ่อย่าง TSMC หรือ IBM ไม่ได้โง่ พวกเขารู้ปัญหาเหล่านี้ดี และกำลังพยายามแก้ด้วยสถาปัตยกรรมใหม่ๆ หรือวัสดุที่ดีขึ้น แต่คำถามคือมันจะทันกับความต้องการของตลาดหรือไม่ ในขณะที่ชิปดิจิทัลแบบเดิมยังพัฒนาต่อเนื่องทุกปี อนาล็อกต้องพิสูจน์ให้ได้ว่าข้อได้เปรียบด้านพลังงานมันมากพอที่จะชดเชยความยุ่งยากในการจัดการกับ noise และ drift ได้จริงในระดับโปรดักชัน
ส่วนตัวผมมองว่า Analog AI ไม่ได้จะตาย แต่เส้นทางสู่ความสำเร็จมันยาวและขรุขระกว่าที่นักการตลาดชอบพูด ใครที่กำลังคิดลงทุนหรือเลือกเทคโนโลยีสำหรับโปรเจกต์ ควรตั้งคำถามกับตัวเลขประสิทธิภาพที่เขาโชว์ให้ดู ว่ามันรวมต้นทุนของ ADC และการ recalibration เข้าไปแล้วหรือยัง เพราะถ้ายัง มันคือตัวเลขที่หลอกตัวเอง
ฟังดูเท่ แต่ความเป็นจริงคือ Analog AI ยังมีบิลที่ต้องจ่ายซ่อนอยู่หลังคาน——ถ้าอุตสาหกรรมไม่จริงจังกับการแก้ปัญหา ADC และ drift ให้ได้ก่อน ชิปพวกนี้จะยังเป็นแค่ของเล่นในแล็บ ไม่ใช่ของจริงที่ใช้งานได้ในตลาด และใครที่เชื่อตามกระแสตอนนี้โดยไม่ดูรายละเอียด อาจได้เจอความผิดหวังราคาแพง
ที่มา: Reddit r/hardware — อ่านต้นฉบับ
ความคิดเห็น 5
กำลังโหลดความคิดเห็น...