ข่าวเด่น
Hardware / Chiplet
AMD เอาจริง! ใส่ UCIe ลง Versal ตอบโจทย์ยุคชิปเล็ต ไม่ต้องออกแบบ SoC ใหม่ทุกโปรเจกต์
มาตรฐานเปิดที่ทุกคนรอคอย กำลังจะมาอยู่ในมือดีไซเนอร์ฮาร์ดแวร์ พร้อมลดต้นทุนและเวลาในการพัฒนาลงอย่างมีนัยสำคัญ
ทีมข่าว เอไอไทย.com
⏱ อ่าน 3 นาที
ยุคของชิปก้อนใหญ่จบลงแล้วจริงๆ หรือนี่? คำตอบคือใช่ ถ้าอยากอยู่รอดในเกมที่ความเร็วและต้นทุนเป็นตัวชี้ขาด
เราอยู่ในจุดเปลี่ยนของวงการเซมิคอนดักเตอร์จริงๆ นะ ไม่ใช่แค่กระแส แต่คือทางรอดของอุตสาหกรรมที่กำลังไปต่อไม่ได้ด้วยวิธีเดิมๆ การออกแบบชิปแบบ Monolithic หรือการยัดทุกอย่างลงไปในซิลิคอนก้อนใหญ่ก้อนเดียว เริ่มถึงเพดานทั้งในเรื่องต้นทุน ความร้อน และความซับซ้อนในการผลิต แล้วทางออกคืออะไร? คำตอบคือการแยกชิ้นส่วนออกเป็น "ชิปเล็ต" (Chiplet) แล้วประกอบกลับเข้าไปในแพ็คเกจเดียวกัน เหมือนการต่อเลโก้ที่แต่ละบล็อกทำหน้าที่ของตัวเอง และ AMD เพิ่งประกาศว่าเตรียมนำมาตรฐาน UCIe เวอร์ชัน 1.1 เข้ามาใส่ในตระกูล Versal Adaptive SoC ซึ่งเป็นตัวเปลี่ยนเกมครั้งใหญ่
ก่อนอื่นต้องทำความเข้าใจก่อนว่า UCIe หรือ Universal Chiplet Interconnect Express คืออะไร มันคือมาตรฐานเปิดที่ให้ชิปเล็ตจากต่างเจ้า ต่างเทคโนโลยี ต่างกระบวนการผลิต สามารถคุยกันได้ภายในแพ็คเกจเดียวกัน ด้วยความเร็วสูงและใช้พลังงานต่ำ จุดสำคัญคือมันเป็น "มาตรฐานเปิด" ไม่ใช่ของเอกสิทธิ์ใครคนใดคนหนึ่ง ซึ่งหมายความว่าดีไซเนอร์ไม่จำเป็นต้องผูกขาดกับผู้ผลิตรายใดรายหนึ่งอีกต่อไป
AMD บอกชัดเจนว่าพวกเขาจะเป็นรายแรกที่นำเสนอ Versal Adaptive SoC ที่รองรับ UCIe 1.1 แบบเนทีฟ ซึ่งเปิดโอกาสให้ชิปของ AMD คุยกับชิปเล็ตเฉพาะทาง (Specialized Chiplet) จากที่อื่นได้แบบ low-power และ high-bandwidth แต่ประเด็นที่สำคัญกว่าคือเรื่องของ "ความยืดหยุ่น" และ "วงจรการพัฒนา" ที่เร็วขึ้น ฟังดูเป็นเทคนิคแห้งๆ แต่ผลกระทบมันลึกกว่านั้นมาก เพราะในโลกจริง วิศวกรหลายคนเจอปัญหาเดิมซ้ำๆ คือต้องออกแบบ SoC ใหม่ทั้งตัวแค่เพราะอยากเพิ่มฟีเจอร์เล็กๆ น้อยๆ หรือต้องเสียเวลาและเงินมหาศาลไปกับการผลิตชิปก้อนใหญ่ที่ใช้ไม่ได้กับทุกงาน
ลองคิดภาพตามง่ายๆ สมมติคุณทำระบบกล้องวงจรปิดที่ต้องประมวลผลภาพ แต่ไม่ต้องการพลังประมวลผลแบบเต็มรูปแบบของ Versal ตัวท็อป วิธีเดิมคือคุณต้องออกแบบชิปใหม่ทั้งหมด ซึ่งใช้เวลาเป็นปีและงบประมาณระดับสิบล้านบาท แต่ถ้ามี UCIe คุณแค่เลือก Versal ตัวกลาง ต่อกับชิปเล็ตประมวลผลภาพที่ซื้อมาสำเร็จรูปก็จบ เร็วกว่า ถูกกว่า และได้ประสิทธิภาพตามที่ต้องการ นี่คือสิ่งที่ AMD กำลังจะทำให้เกิดขึ้นจริง
ประโยคนี้คือหัวใจของเรื่องทั้งหมด AMD กำลังบอกว่าการต่อชิปเล็ตเข้าด้วยกันจะลดทั้ง latency พลังงาน ขนาด ต้นทุนการพัฒนา และความซับซ้อน พร้อมเร่งเวลาออกสู่ตลาด และที่สำคัญที่สุดคือ "reuse proven silicon IP" หรือการนำชิปที่พิสูจน์แล้วว่าทำงานได้ดีมาใช้ซ้ำ ไม่ต้องเริ่มจากศูนย์ทุกครั้ง นี่คือสิ่งที่วงการรอคอยมานาน เพราะมันเปลี่ยนวิธีคิดจากการออกแบบชิปทุกครั้ง กลายเป็นการเลือกชิ้นส่วนที่ใช่มาประกอบกัน
ผมมองว่าการเคลื่อนไหวครั้งนี้ของ AMD ไม่ใช่แค่การอัปเดตสเปกให้ Versal รุ่นใหม่ แต่คือการวางหมากเพื่ออนาคตของตลาด Adaptive Computing โดยเฉพาะในกลุ่ม Data Center, Automotive, และ Defense ซึ่งต้องการความยืดหยุ่นสูงมาก การที่ AMD เลือกทำก่อนใครในตลาด Versal แปลว่าพวกเขาจริงจังกับแนวคิด Chiplet Ecosystem และอยากเป็นเจ้าตลาดที่กำหนดกติกา ไม่ใช่ผู้ตาม
ลดต้นทุนและเวลา
ไม่ต้อง redesign ชิปใหม่ทั้งตัวทุกครั้ง แค่เลือกชิปเล็ตที่ใช่มาต่อ มันคือการประหยัดทั้งเงินและเวลา มัดรวมเป็นแพ็คเกจเดียว
ยืดหยุ่นและ reuse ได้
นำซิลิคอน IP ที่พิสูจน์แล้วว่าดี กลับมาใช้ซ้ำในดีไซน์ใหม่ได้ไม่จำกัด ไม่ต้องเริ่มจากศูนย์ทุกโปรเจกต์
มาตรฐานเปิด
ไม่ผูกขาดกับเจ้าใดเจ้านึง นักออกแบบมีอิสระในการเลือกชิ้นส่วนจากหลายซัพพลายเออร์ในแพ็คเกจเดียว
แต่อย่าลืมว่ายังมีโจทย์ที่ต้องพิสูจน์กันต่อไป เรื่องแรกคือระบบนิเวศของชิปเล็ตจากผู้ผลิตหลายรายจะทำงานร่วมกันได้ลื่นไหลแค่ไหนในทางปฏิบัติ เรื่องที่สองคือเรื่องของต้นทุนการแพ็คเกจร่วมที่ซับซ้อนขึ้น ซึ่งอาจไม่ถูกสำหรับงานเล็กๆ เสมอไป แต่โดยรวมแล้ว นี่คือทิศทางที่ถูกต้อง และ AMD ก็กำลังทำให้ฝันของ Chiplet กลายเป็นของจริงที่จับต้องได้
AMD กำลังบอกกับวงการว่าอนาคตไม่ได้อยู่ที่ชิปใหญ่ แต่คือการต่อจิ๊กซอว์ชิ้นเล็กๆ ให้ลงตัว และ Versal รุ่นใหม่คือหมากตัวแรกที่ทำให้เรื่องนี้เป็นจริง ไม่ใช่แค่สไลด์โชว์ในงานประชุม ถ้าคุณเป็นดีไซเนอร์ที่เบื่อการรอชิปใหม่นานเป็นปี เตรียมตัวได้เลย เพราะเกมกำลังจะเปลี่ยน
ที่มา: TechPowerUp — อ่านต้นฉบับ
ความคิดเห็น 6
กำลังโหลดความคิดเห็น...