อัปเดต
Hardware
ดีมานด์ชิปเดือดพล่าน TSMC จ่ออัปราคาแพ็กเกจจิ้งพุ่ง 20 เปอร์เซ็นต์
เมื่อเทคโนโลยีเบื้องหลังชิป AI กำลังเผชิญคอขวดครั้งใหญ่ และทุกค่ายต้องแย่งกันจ่ายแพงขึ้น
ทีมข่าว เอไอไทย.com
⏱ อ่าน 3 นาที
เบื้องหลังความคลั่งไคล้ AI ไม่ใช่แค่เรื่องโค้ดหรืออัลกอริทึม แต่มันคือสงครามการผลิตฮาร์ดแวร์ที่กำลังตึงเครียดถึงขีดสุด
พอดพูดถึงชิป AI ทีไร หลายคนมักจะนึกถึงดีไซน์สถาปัตยกรรมล้ำๆ หรือพลังการประมวลผลที่ก้าวกระโดด แต่ในความเป็นจริงแล้ว คอขวดที่น่าปวดหัวที่สุดในตอนนี้กลับไม่ใช่แค่เรื่องการออกแบบ แต่มันคือกระบวนการผลิตขั้นสุดท้ายต่างหาก ล่าสุดมีกระแสข่าววงในเล็ดลอดออกมาจากฝั่งไต้หวันว่า TSMC ยักษ์ใหญ่แห่งวงการโรงหล่อชิป กำลังเล็งปรับขึ้นราคาเทคโนโลยีการแพ็กเกจจิ้งขั้นสูงอย่าง CoWoS สูงสุดถึง 20 เปอร์เซ็นต์
เรื่องนี้ไม่ได้เกิดขึ้นลอยๆ เพราะตามรายงานจากสื่อท้องถิ่นอย่าง Commercial Times ระบุว่าความต้องการใช้งาน CoWoS หรือ Chip on Wafer on Substrate มันลามทุ่งไปไกลเกินกว่าจะจำกัดอยู่แค่ในกลุ่มจีพียูสำหรับ AI แบบเดิมๆ ซะแล้ว ตอนนี้ลามไปถึงซีพียูเซิร์ฟเวอร์และชิปเฉพาะทางอย่าง ASIC จนทำให้เกิดคิวรอต่อแถวผลิตยาวเป็นหางว่าวแบบที่เคลียร์ไม่ทันสักที
เอาจริง ถ้ามองในมุมธุรกิจ มันก็ไม่ใช่เรื่องน่าแปลกใจอะไร ในเมื่อดีมานด์มันล้นทะลักขนาดนั้น แถมออเดอร์ค้างเติ่งก็พอกพูนขึ้นเรื่อยๆ การขยับราคาขึ้นก็เป็นกลไกปกติ แม้ว่าจนถึงตอนนี้ทาง TSMC จะยังไม่ได้ออกมายืนยันอย่างเป็นทางการก็ตามที แต่แหล่งข่าวในห่วงโซ่อุปทานก็กระซิบตรงกันว่า ทั้งโรงหล่อเองและบริษัทรับช่วงต่อเรื่องแพ็กเกจจิ้งกำลังชั่งใจกันอย่างหนักที่จะปรับขึ้นราคาอีกรอบในเรท 10 ถึง 20 เปอร์เซ็นต์
แต่วิกฤตไม่ได้หยุดอยู่แค่เรื่องราคาค่าบริการแพ็กเกจจิ้ง เพราะขั้นตอนการทดสอบชิปหรือ Testing กำลังกลายเป็นปัญหาคอขวดอีกจุดที่น่าปวดหัวไม่แพ้กัน ทาง Nomura ประเมินผ่านข้อมูลจากสื่อเกาหลีไว้อย่างน่าสนใจว่า ชิปรุ่นใหม่อย่าง Blackwell ของ NVIDIA ใช้เวลาในขั้นตอนการทดสอบขั้นสุดท้ายนานกว่ารุ่น Hopper ถึงประมาณ 4 เท่าตัว
ความพีคคือมันยังไม่หยุดแค่นั้น เพราะถ้ามองไปถึงรุ่นอนาคตอย่าง Rubin ก็คาดการณ์กันว่าอาจจะต้องใช้เวลาทดสอบยาวนานขึ้นไปอีกถึง 7 เท่าเลยทีเดียว ประกอบกับตัวแพ็กเกจชิปมีขนาดใหญ่ขึ้นเรื่อยๆ ปัจจุบันทาง TSMC ต้องเดินสายการผลิต CoWoS-L ที่มีขนาดใหญ่ถึง 5.5 เท่าของขีดจำกัดขนาดหน้ากาก หรือ reticle limit เข้าไปแล้ว
ในเมื่อตัวชิปซับซ้อนขึ้นและใหญ่ขึ้น ระยะเวลาที่ใช้ในการผลิตก็ย่อมดีดตัวสูงขึ้นตามเงื่อนไขทางกายภาพ ส่งผลให้ระยะเวลารอคอยเครื่องมือหรือ tool lead times พุ่งกระฉูดจากเดิมที่เคยใช้เวลาแค่ 3 ถึง 6 เดือน ลากยาวไปจนถึง 8 เดือนเต็มเป็นที่เรียบร้อย
ปกติแล้วตามธรรมเนียมปฏิบัติ TSMC มักจะเป็นฝ่ายต่อรองขอส่วนลดหรือฟีเจอร์เสริมต่างๆ จากซัพพลายเออร์เครื่องจักรอยู่เสมอ แต่สถานการณ์ปัจจุบันเปลี่ยนไปอย่างสิ้นเชิง เพราะมีรายงานว่าคำสั่งซื้ออุปกรณ์ในปีนี้ของ TSMC ถูกวางลงไปในราคาเดิมเป๊ะๆ โดยไม่มีการต่อรองใดๆ ทั้งสิ้น ซึ่งจุดนี้แหละที่สะท้อนให้เห็นภาพชัดเจนที่สุดว่าสถานการณ์การแข่งขันและความขาดแคลนมันบีบคั้นขนาดไหน
เมื่อกระบวนการผลิตและทดสอบชิปกลายเป็นคอขวดที่แพงและนานขึ้น ต้นทุนที่เพิ่มขึ้นนี้ย่อมไหลปลายน้ำไปสู่ผู้บริโภคและอุตสาหกรรมไอทีในที่สุดอย่างหลีกเลี่ยงไม่ได้
ที่มา: TechPowerUp — อ่านต้นฉบับ
ความคิดเห็น 0
กำลังโหลดความคิดเห็น...