เจาะประเด็น
Semiconductors
Rapidus เดินเกมแรง ตั้งเป้าอินเทอร์โพเซอร์ 8 รีติเคิลบนแผง 600 มม. ภายในปี 2030
เจ้าใหม่อย่าง Rapidus ไม่ได้มาเล่นๆ มันประกาศโรดแมปแพ็กเกจจิ้งขั้นสูงที่อาจทำให้ TSMC ต้องหันมามอง
ทีมข่าว เอไอไทย.com
⏱ อ่าน 4 นาที
ถ้า Rapidus ทำได้จริงตามแผน ตัวเลขผลผลิตต่อแผงมันจะทำให้ TSMC ต้องกลับไปนั่งคิดหนักเรื่องต้นทุนต่อชิปแน่นอน
บริษัทเซมิคอนดักเตอร์สัญชาติญี่ปุ่น Rapidus เพิ่งเปิดเผยโรดแมปแพ็กเกจจิ้งขั้นสูงในงาน OCP APAC Summit 2026 โดยประกาศเป้าหมายระดับ 8 รีติเคิลบนแผงขนาด 600 x 600 มม. ภายในปี 2030 ฟังผิวเผินอาจดูเป็นแค่ตัวเลขทางเทคนิค แต่ถ้าเข้าใจบริบทจะรู้ว่านี่คือการเดิมพันครั้งใหญ่ที่อาจพลิกโฉมวงการแพ็กเกจจิ้งทั้งอุตสาหกรรม
Rapidus Design Solutions CTO อย่าง Rozalia Beica เป็นคนนำเสนอโรดแมปนี้เอง เธอไล่สเต็ปการพัฒนาอินเทอร์โพเซอร์จากขนาด 4 รีติเคิล (พื้นที่ 3,320 ตารางมิลลิเมตร) ไปยัง 6 รีติเคิล (4,980 ตารางมิลลิเมตร) และสุดท้าย 8 รีติเคิล (6,640 ตารางมิลลิเมตร) ในปี 2030 ซึ่งตัวเลขพื้นที่ขนาดนี้มันไม่ใช่เรื่องเล่นๆ เพราะหมายถึงการวางชิปหลายตัวบนอินเทอร์โพเซอร์ตัวเดียวได้มหาศาล
หัวใจสำคัญของแผนนี้ไม่ใช่แค่ขนาดอินเทอร์โพเซอร์ที่ใหญ่ขึ้น แต่อยู่ที่การเปลี่ยนจากกระบวนการบนเวเฟอร์กลมแบบเดิมไปสู่การประมวลผลบนแผงสี่เหลี่ยม (panel-level processing) ซึ่งให้ข้อได้เปรียบด้านผลผลิตอย่างมหาศาล Beica อธิบายให้เห็นภาพง่ายๆ ว่า อินเทอร์โพเซอร์ขนาด 8 รีติเคิล บนเวเฟอร์มาตรฐาน 300 มม. จะได้เพียง 4 หน่วยต่อแผ่น แต่ถ้าเป็นแผง 300 x 300 มม. จะได้ 9 หน่วย แผง 510 x 515 มม. ได้ 36 หน่วย และบนแผง 600 x 600 มม. จะได้ถึง 49 หน่วยต่อแผ่น ตัวเลขนี้ชี้ชัดว่าต้นทุนต่อหน่วยจะลดลงแบบก้าวกระโดด
ตอนนี้ Rapidus เดินหน้าเรื่องนี้จริงจัง โดยได้ร่วมงานกับ Lam Research ใช้ระบบชุบไฟฟ้า Kallisto เพื่อพัฒนาการแพ็กเกจจิ้งแบบ 2.xD ที่มีชั้น redistribution layer บนตัวรองรับแก้ว (glass carrier) ขนาด 600 มม. ซึ่งเมื่อปลายปี 2025 เรารายงานไปแล้วว่า Rapidus ผลิตต้นแบบอินเทอร์โพเซอร์แก้วขนาดใหญ่ชิ้นแรกสำเร็จ และวางแผนเข้าสู่การผลิตเชิงพาณิชย์ในปี 2028
ฝั่งคู่แข่งอย่าง TSMC ก็มีโรดแมป CoWoS ของตัวเองที่ดูน่ากลัวไม่แพ้กัน โดยวางแผนอินเทอร์โพเซอร์ 5.5 รีติเคิลในปี 2026, 9.5 รีติเคิลในปี 2027 และทะยานไป 14 รีติเคิลในปี 2028 แต่ประเด็นคือทั้งสองบริษัทเลือกเส้นทางคนละแบบ TSMC ยังคงเน้นการขยายขนาดบนเวเฟอร์กลม ในขณะที่ Rapidus ทุ่มหมดหน้าตักกับ panel-level processing ซึ่งเป็นแนวทางที่ต่างกันโดยสิ้นเชิง
ความน่าสนใจคือ Rapidus ไม่ได้มาแค่พูดเฉยๆ ปีที่แล้วบริษัทเทปเอาต์ชิปทดสอบ 2nm GAA ด้วยเครื่อง EUV ของ ASML โดยอ้างความหนาแน่นของทรานซิสเตอร์สูงถึง 237 ล้านทรานซิสเตอร์ต่อตารางมิลลิเมตร และในแผนงบประมาณปี 2026 Rapidus เตรียมเดินสายการผลิตนำร่อง Rapidus Chiplet Solutions อย่างเต็มรูปแบบเพื่อตรวจสอบกระบวนการแพ็กเกจจิ้งแบบ 2.xD และ 3D
ถ้ามองในมุมของคนทำธุรกิจ ตัวเลขผลผลิต 49 หน่วยต่อแผงเทียบกับ 4 หน่วยต่อเวเฟอร์มันคือความต่าง 12 เท่า นี่ไม่ใช่การปรับปรุงเล็กน้อย แต่คือการเปลี่ยนสมการต้นทุนทั้งหมดของอุตสาหกรรม แน่นอนว่าการทำแผงขนาดใหญ่ให้ได้ผลผลิตสูงโดยไม่มีตำหนินั้นยากสุดๆ แต่ถ้า Rapidus พิสูจน์ได้ว่าทำจริง มันจะสั่นสะเทือนโมเดลธุรกิจของ TSMC ในระยะยาว
ผลผลิตต่อแผ่นเปรียบเทียบ
เวเฟอร์ 300 มม. ได้ 4 หน่วย, แผง 300x300 มม. ได้ 9 หน่วย, แผง 510x515 มม. ได้ 36 หน่วย, แผง 600x600 มม. ได้ 49 หน่วย — เห็นความต่างชัดๆ
ไทม์ไลน์อินเทอร์โพเซอร์
4 รีติเคิล ไป 6 รีติเคิล และ 8 รีติเคิลภายในปี 2030 พร้อมการผลิตเชิงพาณิชย์บนแผง 600 มม. ในปี 2028
แต่เดี๋ยวก่อน อย่าเพิ่งด่วนสรุปว่า Rapidus จะโค่น TSMC ได้ง่ายๆ เพราะการผลิตในระดับแผง 600 มม. ยังมีอุปสรรคอีกเพียบ ทั้งเรื่องการจัดการความร้อน ความแม่นยำในการวางชิป และที่สำคัญคือระบบนิเวศของซัพพลายเออร์ที่ยังไม่พร้อมรองรับขนาดนี้เต็มรูปแบบ แต่อย่างน้อยการที่ Rapidus กล้าเดินเส้นทางนี้ก็แสดงให้เห็นว่าพวกเขาคิดไม่เหมือนคนอื่น และนั่นคือสิ่งที่วงการนี้ต้องการ
Rapidus กำลังเล่นเกมที่ต่างจาก TSMC โดยสิ้นเชิง และถ้า panel-level processing สำเร็จตามที่วางไว้ ตัวเลข 49 หน่วยต่อแผงจะกลายเป็นมาตรฐานใหม่ที่ทุกคนต้องตาม แต่ระหว่างทางยังอีกยาวไกล และความเสี่ยงก็สูงพอๆ กับรางวัลที่จะได้
ที่มา: TechPowerUp — อ่านต้นฉบับ
ความคิดเห็น 4
กำลังโหลดความคิดเห็น...